🔬 不装 HBM、不用 5nm：东方算芯把 128 张 3D 近存芯片拼成训练集群，连续跑了 72 小时

一句话结论：当所有人都在抢 HBM 和先进制程的时候，有一条国产路线绕开了这两样东西——把内存晶圆直接"焊"在计算晶圆上，用 14nm 做出了 6.4 TB/s 的访存带宽。128 张这样的芯片组成集群，已经交付给客户，连续训练 72 小时没断过。

三个关键数字

• 6.4 TB/s：单颗 DF1000 的访存带宽。作为对照，这个数字比它的算力更"超规格"。
• 520 TFLOPS：BF16 算力。坦白说，放在 2026 年不算高。
• 72 小时：128 卡集群连续训练的实测时长，无中断。

这两个数字摆在一起，就是这家公司的全部主张：算力不够，带宽来凑。

3分钟看懂：这颗芯片到底特殊在哪

先说传统做法。现在主流的 AI 芯片（英伟达、AMD 都是这个路子），是把计算芯片和几组 HBM 内存并排放在一块硅中介层上，靠横向走线连起来。好比把书桌和书架并排放，中间搭一条通道。

通道有多宽，取决于你能放多少条走线。想更快，只能把每根线跑得更急（抬频率），或者多买几排书架（多堆 HBM）。问题是——HBM 本来就缺货，先进制程本来就难拿。对国产芯片来说，这两样恰好都是最卡的环节。

东方算芯换了个方向：不并排，改上下叠。

DF1000 把 DRAM 晶圆直接键合在逻辑晶圆上方——两片晶圆表面的铜焊盘对准后直接连上，中间没有凸点、没有中介层，存储层和计算层是"面对面"贴着的。这是国内第一颗用晶圆级混合键合做 3D 垂直集成的 AI 算力芯片。

这个改动带来三件事：

1. 距离变短：数据从存储到计算单元，不再走毫米级横向走线，而是穿微米级垂直通道。延迟降低，搬运每一比特的能耗也同步下降。
2. 密度暴增：混合键合把互连间距从传统方案的数十微米压到亚微米级。按方阵排布粗算，间距几十微米时每平方毫米只能放数百个连接；到亚微米级，同样面积能放上百万个。差了三到四个数量级。落到 DF1000 上，它的 3D DRAM 能提供相当于传统 HBM 数十倍的 TSV 数量。
3. 封装腾地方：不用给 HBM 留位置了，原本的封装面积和接口资源被释放出来，可以塞进更多计算单元。

访存带宽 = 接口数量 × 单接口速率。连接数量涨了几个数量级，就不必再死磕单接口频率——这就是 14nm 能做出 6.4 TB/s 的原因。按厂商说法，同等容量下带宽可达 HBM 方案的 5 倍以上。

为什么 14nm 还能打：一笔算术

这里可以借一个芯片架构里常用的分析工具——屋顶线模型（Roofline Model）。它干的事很简单：算出一个"拐点"，判断你的任务到底卡在算力上，还是卡在搬数据上。

拐点 = 峰值算力 ÷ 访存带宽，单位是 FLOP/Byte。

• DF1000：520 TFLOPS ÷ 6.4 TB/s ≈ 81 FLOP/Byte
• 过去几代主流 GPU：大致落在 150~300 FLOP/Byte

拐点越低，意味着每单位算力配了更多带宽。为什么要这么配？看推理最吃力的环节就懂了。

大模型推理的 Decode 阶段（一个字一个字往外蹦的那个阶段），每生成一个 token，都要把模型权重从显存里完整读一遍。这时候算术强度大致等于批量大小，在常见批量范围内远低于拐点——也就是说，这个阶段决定速度的不是算力，是带宽。算力再堆，计算单元也只能干等数据，利用率常常只有 20%~30%。

DF1000 就是冲着这个区间设计的。它的三大目标场景里，AFD（Attention-FFN 分离）分布式推理最典型：注意力部分要反复读 KV Cache，是标准的带宽密集型负载。

训练侧同样吃这套：大矩阵乘和预填充是算力密集型，充足带宽保证数据不断供；归一化、激活函数、优化器更新这些逐元素运算是带宽密集型，带宽越高耗时越短。

至于算力只有 520 TFLOPS 这件事，他们用另一个办法补：软件定义架构。硬件计算结构不固定，由软件配置——写进去什么功能，芯片就有什么能力，从而让计算单元利用率做到 85% 以上，比传统方案高 30% 多。这条路线的代价是软件栈复杂度，收益是不用先进制程也能把有效算力做上去。

数据对照

从单卡到集群：产品怎么排

• 擎元 QY100：单机 8 卡服务器，可配国产 CPU 和操作系统
• 拓域 TY64：64 卡液冷超节点，单节点 33 PFLOPS@BF16（即 64 张卡相加）
• 慧算 HS128 / HS512：128 卡和 512 卡智算集群，整体交付、开箱即用

节点之间走标准以太网——这是个务实的选择，交换机和网卡可以直接用成熟的国产货，研发周期和供应链风险都压下来了。

已经交付的是 128 卡那一档。客户侧跑了 Step 130B（千亿参数级）的训练适配，用了 7 天；同一套 128 卡还跑过 Llama2-70B 和 JYXC-130B，据称训练精度达标。加速卡回片后，11 项 BF16 算子测试一次性通过。

时间账：公司 2024 年 5 月成立，DF1000 2026 年 7 月 13 日发布，从立项到集群能训起来 24 个月。2026 年底计划交千卡级。再往后，DF2000 各项参数翻倍，DF3000 排在 2027 年第四季度。

怎么用：这套东西适合谁

• 要在国产化约束下建训练集群的机构：从设计、14nm 制造、3D 封装到封测全部在国内闭环，这是它最硬的卖点。供应链安全不是技术指标，但确实是采购决策里的第一道门。
• 推理成本敏感、带宽受限的服务商：Decode 阶段吃带宽的负载，这类配比理论上更划算。AFD 分离部署值得重点测。
• 受 HBM 供货卡脖子的团队：不用 HBM 意味着不跟英伟达、AMD 抢同一批产能。
• 做长上下文、大 KV Cache 的场景：这类负载的瓶颈基本都在搬数据上。

不适用场景：这几类先别急

• 追求单卡峰值算力的训练任务：520 TFLOPS BF16 在 2026 年不算高。纯算力密集、算术强度远高于拐点的任务，先进制程的 GPU 仍然更合适。
• 依赖 CUDA 生态的存量代码：这是一套全新的软件栈。迁移成本要单独算，不是"改个编译参数"能解决的。
• 需要立刻上大规模的场景：千卡集群要到 2026 年底才交付。现在能拿到的是 128 卡这一档。
• 要跑未验证模型结构的团队：算子覆盖度和新模型适配速度，公开信息里还没有第三方数据。

避坑：读这类新闻要注意什么

1. "72 小时"的边界要看清。这个数字只覆盖这一次 128 卡集群。停机、降频、精度漂移这些问题，在千卡规模上都还没有公开复测数据。1024 卡和 128 卡的故障率不是一个量级。
2. "7 天"是训练适配，不是训到收敛。适配指算子、分布式链路和调度能把训练启动起来。这和"7 天训完一个千亿模型"是两件完全不同的事，很容易被误读。
3. 客户是谁没说。官方口径是直接对接云厂商，终端客户名称未公开。这意味着没有可交叉验证的第三方使用反馈。
4. "带宽是 HBM 的 5 倍"有条件。原话是"同等容量下"，且是厂商测算。不同容量、不同堆叠层数下这个倍数会变。
5. 全部性能数字都没有独立复测。520 TFLOPS、6.4 TB/s、85% 效率、33 PFLOPS，都是厂商公布值。
6. 成熟工艺能放的晶体管有限。如果阵列填不满，带宽换不成有效吞吐——这是这条路线的固有风险，也是"软件定义"必须存在的原因。

成本与时间

价格未公开，这类国产集群通常是按项目报价，得单独谈。能给的时间参考是：

• 现在：128 卡集群已有交付案例，可以要求参观或做 POC
• 2026 年底：千卡级集群计划交付，这是真正能验证规模化能力的节点
• 2027 年 Q4：DF3000 计划推出
• 验证周期：如果要认真评估，建议按 6~8 周算——2 周算子适配、2 周单机压测、4 周长稳测试。72 小时的稳定性数据对生产环境来说太短了。

行动建议

1. 先明确你的瓶颈在哪一侧。拿主力模型算一下算术强度，对照 81 FLOP/Byte 这个拐点。高于拐点，这套架构对你没优势。
2. 要求提供千卡数据。128 卡跑通不等于千卡能跑。问清楚 2026 年底那批的实际交付时间和验收标准。
3. 把"有效吞吐"写进验收条件，而不是峰值算力。要求按你自己的模型、自己的批量、自己的 SLA 来测 token/s 和 P99 延迟。
4. 单独评估软件迁移成本。算子覆盖、框架兼容、调试工具链，这三项要单独做工作量估算，别混在硬件预算里。
5. 盯住千卡交付这个节点。那是这条路线从"能演示"到"能生产"的分水岭。

写在最后

这条新闻真正的信息量不在那 72 小时，而在于它证明了一件事：绕开 HBM 和先进制程，理论上是可以做出能训大模型的集群的。

这不代表它已经赢了。520 TFLOPS 对上一代旗舰 GPU 仍有差距，生态是全新的，千卡还没交付，客户名字也不知道。这些都是实实在在的短板。

但它至少把"这条路走不通"变成了"这条路走得通，只是还不够快"。对一个被两样东西同时卡住的行业来说，这个转变本身就有价值。

参考来源